RapidIO接口IP核的设计与验证Design and verification of RapidIO interface IP core

 RapidIO接口IP核的设计与验证[EB/OL]

北京：中国科技论文在线

物理层模块采用接收方流控的方式和一种新的包缓冲队列管理方法

着重研究了逻辑层协议处理、事务匹配、物理层包缓存和队列管理的实现

） 摘要： 摘要：介绍了一种基于RapidIO协议的接口IP核设计

设计支持逻辑层I/O和消息传递编程模型

关键词： RapidIO;IP核;队列管理;接收方流控;10Gbps全双工数据传输 Bingbing Wu *

） Abstract： Abstract: A design of interface IP CORE based on RapidIO protocol is introduced

The stress is put on implementation of logic layer protocal processing,transaction match,physical layer packet buffering and queue management

The architecture of this scheme supports I/O operation and message passing operation

As Receiver-controlled flow control and new packet buffering queue management method are adopted in physical layer modules,success is achieved in packet transmition, retry and error processing with low buffering resource overhead, releable packet transmition and high link utilization rate

The design performance is analyzed by VHDL simulation model and the verification results on xilinx Virtex II Pro series FPGAs are introduced

Keywords： RapidIO; IP core; queue schedule;Recvier-controlled flow control;10Gbps duplex data transmition 下载PDF阅读器 PDF全文下载： 初稿 （ 553 ） 作者简介： 通信联系人： 【收录情况】 中国科技论文在线： 吴冰冰

通过VHDL编程实现的仿真模型分析了设计的性能

在实现了包发送、包重传和包错误处理的同时节省了缓冲资源开销和得到了可靠的包传输性能以及高链路利用率

张建华 （ 北京邮电大学电信工程学院无线新技术研究所