基于Virtex-II Pro系列FPGA的动态部分可重构系统设计与实现[EB/OL]
北京：中国科技论文在线
通过内部配置访问通道（ICAP）对OPB总线上的IP模块进行动态重构
在XC2VP30平台上利用FPGA局部重构技术实现了动态可重构系统
采用了slice总线宏实现重构模块与静态模块之间的通讯
） 摘要： Xilinx Virtex-II Pro系列FPGA具有支持局部重构的特点
IP模块
吴强
吴强
） Abstract： Xilinx Virtex-II Pro FPGAs support active partial reconfiguration
A partial reconfiguration system is realized on XC2VP30
PowerPC embedded in the XC2VP30 dynamically reconfigures IP modules which are connected to on-chip peripheral bus (OPB) by internal configuration access port (ICAP)
Communications between reconfigurable and static modules are implemented with slice bus macro
By using partial reconfiguration, it allows multiple design modules to time-share physical resources, improving the utility of FPGA hardware resources
Keywords： Virtex-II Pro; Dynamical Reconfiguration; on-chip peripheral bus; IP module; slice bus macro 下载PDF阅读器 PDF全文下载： 初稿 （ 231 ） 作者简介： 通信联系人： 【收录情况】 中国科技论文在线： 赵远宁
