高速数据采集控制的数字系统设计[EB/OL]
北京：中国科技论文在线
本系统的数据采集的实时速度最高可达到250MBYTE/S,适用于大部分的高速数据采集场合
） 摘要： 本文介绍了一种应用于高速数据采集的数字系统
本文对高速模数转换器与FPGA的接口实现做了详细的描述
并对如何在FPGA中构建SOPC系统以及如何利用SOPC实现SDRAM的控制与存储进行了着重的说明
2、 哈尔滨理工大学
任何的处理器只要把总线接口连接到此系统上
高速数据采集控制的数字系统设计The digital system design of the control of high speed data acquisition
3997
来源：
Licence：
联系：
分类：
平台：
环境：
大小：
更新：
标签：
免费下载
×
温馨提示
请用电脑打开本网页，即可以免费获取你想要的了。
